design rule checking

Checking design for testability rules with a VHDL simulator

Vérification des règles de conception pour la testabilité à l'aide d'un simulateur VHDL